

Wykład 1

Mikroprocesor 8086

Bartłomiej Zieliński, PhD, DSc

8086

Program:

- Ogólna charakterystyka
- Struktura wewnętrzna
- Rejestry
- Adresowanie
- Tryby adresowania
- Sygnały, cykle maszynowe
- Budowa jednostki centralnej
- Formaty rozkazów

8086

- Podstawowe właściwości
 - 20 bitów adresowych, 8/16 bitów danych
 - Magistrala multipleksowana adres/dane
 - Przestrzeń adresowa: 1 MB pamięć, 64 KB we-wy
 - 14 rejestrów 16-b
 - 2-fazowy cykl rozkazowy (pobranie/wykonanie)
 - Złożony system przerwań
 - INT, NMI, wektory, przerw. wewnętrzne i programowe
 - Dwa sposoby współpracy z systemem
 - Tryb minimalny/maksymalny


8086

- Struktura

- Blok wykonawczy
- Blok magistrali

- Kolejka rozkazów

- Długość 4/6B
- Wypełniana, gdy
 - $\geq 2B$ wolne
 - Brak żądań r/w z EU



8086

- Cykl rozkazowy
 - 2 jawne, odrębne fazy

Fetch 1	Execute 1	Fetch 2	Execute 2
---------	-----------	---------	-----------

Fetch 1	Fetch 2	Fetch 3	
	Execute 1	Execute 2	Execute 3

8086

- Rejistry

Universal registers

15	87	0	
AH	AX	AL	Accumulator
BH	BX	BL	Base register
CH	CX	CL	Counter
DH	DX	DL	Data register

Segment registers

15	0	
CS		Code segment
DS		Data segment
ES		Extra segment
SS		Stack segment

Pointer and index registers

15	0	
SP		Stack pointer
BP		Base pointer
SI		Source index
DI		Destination index

Instruction Pointer Flags register

15	0	
IP		
flags		


8086

- Rejestry – znaczniki
 - 6 bitów stanu: C, P, A, Z, S, O
 - 3 bitów sterujących: T, I, D

Symbol	Name	Function
C	Carry	1 = przeniesienie/pożyczka z najstarszego bitu wyniku
P	Parity	1 = parzysta liczba 1 w młodszym bajcie wyniku
A	Half carry	1 = przeniesienie/pożyczka z bitu AL4
Z	Zero	1 = wynik=0
S	Sign	= najstarszy bit wyniku
T	Trap	1 = tryb pracy krokowej
I	Interrupt	1 = przerwania niezamaskowane (włączone)
D	Direction	Zmiana adresu w operacjach blokowych: 1-w dół, 0-w górę
O	Overflow	1 = wynik ze znakiem ma więcej bitów niż arg. docelowy

8086

- Adresowanie pamięci
 - Pojemność 1 MB
 - Segmenty logiczne po 64 KB
 - Adres logiczny:
 - Segment (16-b)
 - Przesunięcie (16-b)
 - Adres fizyczny:
 - 20 bitów




8086

- Adresowanie pamięci

Operacja	Adres segmentu		Przesunięcie
	Domyślny	Zamienny	
Pobranie	CS		IP
Stos	SS		SP
Odczyt bloku	DS	CS, ES, SS	SI
Zapis bloku	ES		DI
Rej. bazowy BP	SS	CS, DS, ES	Przemieszczenie, SI, DI, BX, BP
Rej. bazowy BX	DS	CS, ES, SS	Przemieszczenie, SI, DI, BX, BP

8086

- Adresowanie pamięci



8086

- Tryby adresowania (1)
 - Natychmiastowy (*Immediate*)
 - `mov cx, 4929h; add ax, 2387h; mov al, 5`
 - Rejestrowy (*Register*)
 - `mov cx, bx; add ax, dx`
 - Bezpośredni (*Direct*)
 - `mov ax, [1592h]; mov al, [0300h]`
 - Pośredni rejestrowy (*Register indirect*)
 - `mov ax, [bx]; add ax, [bx]`

8086

- Tryby adresowania (2)
 - Bazowy (*Based*)
 - `mov dx, [bx+4]; add cl, [bx+8]`
 - `mov ax, [bp+2]`
 - Indeksowy (*Indexed*)
 - `mov ax, [si+16]; add al, [di+16]`
 - Bazowo-indeksowy (*Based-indexed*)
 - `add cx, [bx+si]; mov ax, [bp+di]`
 - Bazowo-indeksowy z przemieszczeniem (*Based-indexed with displacement*)
 - `add cx, [bx+si+8]; mov ax, [bp+di+4]`

8086

- Ogólny format rozkazu

Opcode	D	W	Mod	Reg	R/M
--------	---	---	-----	-----	-----

- D(irection): z (0)/do (1) rejestru
- W(ord): 8 (0)/16 (1) bitów
- Mod(e):

Mode	
00	Przemieszczenie nie występuje (= 0)
01	8-b przemieszczenie (rozszerzane do 16-b)
10	16-b przemieszczenie
11	Pole R/M określa rejestr (jak Reg)

8086

- Ogólny format rozkazu (2)

— Reg(ister):

Dane 16-b (W=1)		Dane 8-b (W=0)		Segment	
000	AX	000	AL	00	ES
001	CX	001	CL	01	CS
010	DX	010	DL	10	SS
011	BX	011	BL	11	DS
100	SP	100	AH		
101	BP	101	CH		
110	SI	110	DH		
111	DI	111	BH		

8086

- Ogólny format rozkazu (3)
 - Reg(ister)/M(emory):

R/M	Adres efektywny
000	(BX)+(SI)+przem.
001	(BX)+(DI)+przem.
010	(BP)+(SI)+przem.
011	(BP)+(DI)+przem.
100	(SI)+przem.
101	(DI)+przem.
110	(BP)+przem.
111	(BX)+przem.

8086

- Formaty rozkazów

Opcode	Mod	Reg	R/M
--------	-----	-----	-----

Single byte instruction, implied operand

Opcode

Single byte instruction, register mode

Opcode	Reg
--------	-----

Register to register

Opcode	1 1	Reg	Reg
--------	-----	-----	-----

Register to/from memory, no displacement

Opcode	0 0	Reg	R/M
--------	-----	-----	-----

Register to/from memory, with 8-b displacement

Opcode	0 1	Reg	R/M	Displacement
--------	-----	-----	-----	--------------

Register to/from memory, with 16-b displacement

Opcode	1 0	Reg	R/M	Displacement LSB	Displacement MSB
--------	-----	-----	-----	------------------	------------------

Immediate 8-b operand to register

Opcode	1 1	Reg	Reg	Operand
--------	-----	-----	-----	---------

Immediate 16-b operand to register

Opcode	1 1	Reg	Reg	Operand LSB	Operand MSB
--------	-----	-----	-----	-------------	-------------

Immediate 16-b operand to memory with 16-b displacement

Opcode	1 0	Reg	R/M	Displacement LSB	Displacement MSB	Operand LSB	Operand MSB
--------	-----	-----	-----	------------------	------------------	-------------	-------------

8086

- Przerwania (1)

- 4 typy

- INT – sprzętowe maskowalne (wejście INTR)
 - NMI – sprzętowe niemaskowalne (wejście NMI)
 - Programowe – wywoływane rozkazem INT
 - Wewnętrzne – wytwarzanie automatycznie:
 - Dzielenie przez 0
 - Praca krokowa (po każdym rozkazie, gdy T=1)
 - NMI
 - Pułapka (*breakpoint*)
 - Przepełnienie (gdy O=1 podczas rozkazu INTO)


8086

- Przerwania (2)
 - Sygnał INTR aktywny do potwierdzenia przyjęcia
 - 2 cykle potwierdzenia (dla 8259A):
 - Arbitraż między sterownikami
 - Wybrany sterownik dostarcza ID przerwania
 - Przerwanie przyjęte:
 - Znaczniki $\rightarrow$ stos
 - $T=I=0$
 - $CS:IP \rightarrow$ stos
 - $CS:IP = \text{int_vec_table}[\text{int_id}]$

8086





- Przerwania (3) – tablica wektorów

- Początek w 0000:0000
- 256 komórek $\times$ 4 B
- Int 0÷4 – wewnętrzne
- Int 5÷31 – zarezerwowane
- Int 32÷255 – dostępne



8086

- Wyprowadzenia
 - 8086 lub 8088
 - Tryb minimalny lub maksymalny



8086

- Sygnały

wspólne

AD_{0..15}

A_{16..19}/S_{3..6}

BHE/S₇

RD

READY

INTR

TEST

NMI

RESET

CLK

Tr.min.

M/IO

WR

INTA

ALE

DT/R

DEN

HOLD

HLDA

Tr.max.

S_{0..2}

RQ/GT_{0..1}

LOCK

QS_{0..1}

S _{2..0}	Cykl maszynowy
000	Potwierdzenie przerwania
001	Odczyt we-wy
010	Zapis we-wy
011	Zatrzymanie
100	Pobranie
101	Odczyt pamięci
110	Zapis pamięci
111	Brak cyklu

8086

- Sygnały (2)


$S_{6..3}$	Cykl maszynowy
0---	Ster. mag. przez 8086
-1--	Przerwania włączone
--00	ES segment
--01	SS segment
--10	CS segment
--11	DS segment

BHE	A0	Odczyt/zapis
0	0	Całe słowo
0	1	Starszy bajt (adres nieparzysty)
1	0	Młodszy bajt (adres parzysty)
1	1	Brak operacji

$QS_{1..0}$	Stan
00	Brak operacji
01	1. bajt pobrany z kolejki
10	Kolejka pusta
11	Nast. bajt pobrany z kolejki





8086

- Cykl maszynowy




8086

- Jednostka centralna – układy pomocnicze
 - 8284 – generator zegara itp.
 - 8282 – 8-b rejestr zatraskowy z wy. 3-stanowymi
 - Podobny do 74373, 74573
 - 8286 – 8-b 2-kierunkowy bufor trójstanowy
 - Podobny do 74245
 - 8288 – sterownik magistrali (tryb maksymalny)




8086

- Jednostka centralna – tryb minimalny



8086

- Jednostka centralna – tryb maksymalny



8288:

- Sygnaly zgodne z Multibus
- Zapis przyspieszony dla wolniejszych urządzeń, bez cykli oczekiwania

8086

- Podłączanie pamięci
 - $1\text{MB} = 2 \times (512\text{k} \times 8)$
 - Możliwy dostęp 16-b

