główna technologie indeks tematyczny indeks alfabetyczny

Pamięci DRAM 4116 i 4164

Wyprowadzenia:

• A0 - A7 : linie adresowe
• DIN : linia danych do napisu
• DOUT : linia danych do odczytu
• RAS : (Row Address Select) zbocze narastające- zatrzaśnięcie adresu wiersza
• CAS : (Column Address Select) zbocze narastające- zatrzaśnięcie adresu kolumny
• WE : (Write Enable) L - zezwolenie na odczyt; H - zezwolenie na zapis

W pamięci dynamicznej (DRAM - Dynamic Random Access Memory) funkcje elementów pamiętających pełnią pojemności wejściowe tranzystorów MOS gromadzące ładunek lub odprowadzające go. Ze względu na upływności kondensatory mają tendencję do samorozładowywania się. Okresowo zachodzi więc potrzeba doładowywania ich - taką operację nazywamy odświeżaniem pamięci (ang. Refresh). W celu zmniejszenia liczby końcówek pamięci i ułatwienia jej odświeżania, wejścia adresowe są multipleksowane.

Adresowanie polega na podaniu najpierw ośmiu bardziej znaczących bitów adresu (adres wiersza), a następnie ośmiu mniej znaczących bitów (adres kolumny). Adres wiersza jest wpisywany z wejść adresowych do rejestru wiersza RR przy narastającym zboczu sygnału RAS . Stąd poprzez demultiplekser ( dekoder adresu) wybierany jest odpowiadający mu wiersz. Adres kolumny jest wpisywany z wejść adresowych do rejestru kolumny CR przy narastającym zboczu sygnału CAS. Stąd poprzez demultiplekser wybierana jest odpowiadająca mu kolumna. Wybranie wiersza i kolumny w matrycy odpowiada wskazaniu ściśle określonej komórki pamięci.

Typowe wartosci opóźnień sygnałów sterujących:

• na magistralę adresową wystawiamy adres wiersza
• 60ns po narastającym zboczu sygnału RAS ustawiamy adres kolumny
• po kolejnych 40ns wystawiamy narastające zbocze sygnału CAS

Każda kolumna matrycy ma swój własny wzmacniacz odczytu, stąd jednocześnie może być odświeżony cały wiersz. Na wejście adresowe podawany jest adres wiersza, a na wejście RAS - sygnał sterujący. Typowo każdy wiersz powinien być odwieżany co około 2ms.

Dostępne są programowalne kontrolery ułatwiające podłączenie pamięci DRAM do naszego układu. Zajmują się one generacją wszystkich sygnałów sterujących (RAS,CAS,WE) oraz odswieżaniem pamięci. Takimi układami są np. DP8420A/21A/22A i DP8417/8418/8419/8419X .

Pamięci DRAM są wolniejsze od pamięci SRAM, ale są za to znacznie tańsze. Na jedną komórkę pamięci dynamicznej potrzeba cztrokrotnie mniej tranzystorów, co powoduje czterokrotne zmniejszenie pobieranej mocy i zwiększenie gęstości upakowania.

Przygotował: Marcin Pocztowski