Wykład 2

Contents

1. Języki asemblerowe
   
   
2. Ogólna architektura procesorów 80x86
   
   
3. Ogólna architektura procesorów 80x86
   
   
4. Schemat blokowy procesora rodziny P6
   
   
5. Najważniejsze procesory rodziny 80x86
   
   
6. Najważniejsze procesory rodziny 80x86 - cd
   
   
7. Slide 7
   
   
8. Rejestry podstawowe procesora 8086
   
   
9. Rejestry segmentowe procesora 8086
   
   
10. Rejestry specjalnego przeznaczenia procesora 8086
    
    
11. Procesor 80286
    
    
12. Rejestry procesora 80386/80486/Pentium
    
    
13. Slide 13
    
    
14. Pozostałe rejestry procesorów 80x86
    
    
15. Organizacja fizycznej pamięci procesorów 80x86
    
    
16. Segmentowa organizacja pamięci procesorów 80x86
    
    
17. Slide 17
    
    
18. Slide 18
    
    
19. Slide 19
    
    
20. Slide 20
    
    
21. Adres logiczny a adres fizyczny
    
    
22. Adres logiczny znormalizowany
    
    
23. Tryby adresowania dostępne w procesorach 80x86
    
    
24. Tryb adresowania rejestrów procesorów 80x86
    
    
25. Tryby adresowania pamięci w procesorach 80x86
    
    
26. Adresowanie bezpośrednie (tylko przemieszczenie -"dispacement-only")
    
    
27. Adresowanie bezpośrednie (tylko przemieszczenie -"dispacement-only") - cd.
    
    
28. Adresowanie pośrednie przez rejestr
    
    
29. Slide 29
    
    
30. Tryb adresowania indeksowego/bazowego z przemieszczeniem
    
    
31. Slide 31
    
    
32. Slide 32
    
    
33. Syntaktyka MASM dla trybów adresacji pamięci
    
    
34. Tryb adresacji bazowej indeksowanej
    
    
35. Slide 35
    
    
36. Tryb adresacji bazowej indeksowanej z przemieszczeniem
    
    
37. Slide 37
    
    
38. Schemat generowania adresu efektywnego
    
    
39. Uwagi końcowe dotyczące trybu adresowania 8086
    
    
40. Tryby adresowania 80x86
    
    
41. Tryb adresowania rejestrów 80386
    
    
42. Slide 42
    
    
43. Adresowanie bezpośrednie
    
    
44. Adresowanie pośrednie przez rejestr
    
    
45. Slide 45
    
    
46. Pozostałe tryby adresacji pośredniej 80386
    
    
47. Slide 47
    
    
48. Tryb adresacji indeksowej ze skalowaniem
    
    
49. Slide 49
    
    
50. Slide 50
    
    
51. Uwagi końcowe dotyczące trybów adresowania w procesorze 80386
    
    
52. Schemat generowania adresu efektywnego
    
    
53. Dziękuję za uwagę
    
    

Comments or Questions?

Home page

Last updated:
październik 16, 2008 (czwartek)